인텔이 1.4나노급 초미세 공정(14A2)에서 노광 공정 한계와 배선 저항 증가 문제를 해결하기 위해 전면과 후면 전력을 모두 활용하는 '듀얼 사이드' 아키텍처 도입을 검토 중입니다. 이는 21나노 수준의 미세화로 인한 전압 강하 현상을 극복하기 위한 절충안으로 분석됩니다. 인텔은 2029년 양산을 목표로 하고 있으나, 이미 2나노 수율을 확보한 TSMC 및 2027년 후면 전력 공급 기술을 상용화할 삼성전자와의 격차를 좁혀야 하는 과제를 안고 있습니다.
원문 보기 →